

XTAP 例題集		番 号	PLL-01-A
例題名	位相同期回路 (PLL) の動作原理 (三相版)		
分 野	系統連系, 制御		
文 献	—		
概 要	<p>本例題は、「位相検出器」および「周波数計」制御ブロック (※1) の内部構造を理解するための例題である。位相検出器および周波数計は、三相/単相の正弦波波形の位相もしくは周波数を検出することができる制御ブロックである。これら制御ブロックでは、三相のうち一部が欠相している場合や微小な高調波が重畳している場合でも、位相/周波数を精度よく検出できるように工夫されている。同ブロックの詳しい動作原理については、同ブロックのヘルプから参照可能な「XTAP 制御ブロック 「位相検出器」, 「周波数計」の動作原理」を参照されたい。</p> <p>本例題では、三相版の位相検出器および周波数計の内部構造を、XTAP で利用可能な制御の基本ブロックの組合せで再現したモデル (再現モデル) の動作を組み込みの位相検出器および周波数計ブロックと比較している。不平衡事故による一部相の欠相を模擬し、かつ高調波も重畳させたテスト信号源を用いて動作を検証している。本検証より、一部相の欠相や微小な高調波の重畳がある場合でも、位相/周波数の算出が可能であることが確認できる。</p> <p>※1：制御ブロック, “特殊関数ブロック”カテゴリーの“周波数計 (単相 PLL)”, “周波数計 (三相 PLL)”, “位相検出器 (単相)”, “位相検出器 (三相 PLL)”の4部品</p>		

解析回路・解析条件

図1に、三相版の位相検出器/周波数計を基本ブロックの組合せで作成した再現モデルの制御ブロック図を示す。同図に示すように、本モデルは①～⑥の各ブロック/制御部から構成されており、これらの内部構成を図2～7にそれぞれ示す。




図1 三相版 PLL 位相検出器/周波数計（再現モデル）の制御ブロック図




図2 ① $abc \rightarrow \alpha\beta$ 変換ブロックの内部構成




図3 ② $\alpha\beta \rightarrow \gamma\delta$ 変換ブロックの内部構成




図4 ③位相算定ブロックの内部構成




図5 ④位相算定ブロックの内部構成




図6 ⑤周波数のPI制御部




図7 ⑥周波数積分による位相算定ブロックの内部構成

図 8 にシミュレーション検証用回路を示す。また、表 1 には位相検出器および周波数計のパラメータを示す。図 1 に示した、位相検出器/周波数計の再現モデルに、三相のテスト信号源を接続している。テスト信号源はシミュレーション時刻 1.0 sec より 0.1 秒間、2LG 事故等を想定して b, c 相の 2 相が欠相するものとなっている。また、同信号源には 1 kHz の高調波が重畳している。再現モデルの比較用として、組み込みの位相検出器/周波数計も併せて接続している。




図 8 シミュレーション検証用回路


表 1 位相検出器/周波数計のパラメータ

パラメータ		値
(1)	基準周波数 F0 [Hz]	50
(2)	応答時定数 T [sec]	0.1
(3)	動作モード指定 Mode (三相 : 1, 単相 : -1)	1


※パラメータ(3)は再現モデルのみ指定

解析結果


本例題を XTAP により実行した結果を図 9 に示す。位相・周波数ともに組み込みモデルと良好に一致している（ほぼ重なっているため目視では区別できない）。高調波が重畳し、かつ事故により a, c 相が欠相し b 相のみとなっても、欠相/復帰の前後では周波数に乱れはあるが概ね正常に位相と周波数の算出ができていることが確認できる。



(a) テスト信号源の出力波形



(b) 位相



(c) 周波数

図 9 解析結果

更 新 履 歴

日 付	例題ファイル バージョン	変 更 内 容
2023/10/01	1.0	初版作成